| COMPITINO #2 di | CALCOLATORI | ELETTRONICI | 1 | del | 04-12-2006 |
|-----------------|-------------|-------------|---|-----|------------|
|-----------------|-------------|-------------|---|-----|------------|

(versione aggiornata 3/12/2015)

| MATRICOLA | |
|-----------|--|
| COGNOME | |
| NOME | |

- 1) [20/40] Si supponga di dover programmare la porta seriale 16550A in modo da generare una trama di 5 bit dati, 1.5 bit di stop, parità dispari (numero di "uni" dispari) a un baud rate pari a 9600. Tale chip sia mappato a partire dall' indirizzo 0x 8000 03F8 dello spazio di memoria di un processore MIPS. Si scriva il codice assembly necessario per programmare tale chip supponendo che la frequenza esterna di clock sia pari a 1.8432 MHz.
- 2) [20/40] Si disegni lo schema architetturale/logico (comprensivo di multiplexer, decoder, porte logiche secondo quanto necessario) di una cache di dimensione pari a 512B, 4 vie con dimensione del blocco pari a 64B e supponendo che il bus dati di uscita sia di larghezza pari a 4B (32 bit) mentre l'indirizzo e' specificato su 4B (32 bit). La politica di rimpiazzamento e' LRU, la politica di scrittura e' writeback: si rappresenti anche l'hardware necessario ad implementare queste politiche.

MIPS instructions

| Instruction | Example | Meaning | Comments |
|--------------------------------|-------------------|---|---|
| add | add \$1,\$2,\$3 | \$1 = \$2 + \$3 | 3 operands; exception possible |
| subtract | sub \$1,\$2,\$3 | \$1 = \$2 - \$3 | 3 operands; exception possible |
| add immediate | addi \$1,\$2,100 | \$1 = \$2 + 100 | + constant; exception possible |
| subtract immediate | subi \$1,\$2,100 | \$1 = \$2 - 100 | - constant; exception possible |
| multiplication | mult \$1, \$2 | Hi,Lo= \$1 x \$2 | 64-bit Signed Product; result in Hi,Lo |
| division | div \$1, \$2 | Hi= \$1 % \$2, Lo = \$1 / \$2 | Signed division |
| move from Hi | mfhi \$1 | \$1 = Hi | Create copy of Hi |
| move from Lo | mflo \$1 | \$1 = Lo | Create copy of Lo |
| and | and \$1,\$2,\$3 | \$1 = \$2 & \$3 | 3 register operands; Logical AND |
| or | or \$1,\$2,\$3 | \$1 = \$2 \$3 | 3 register operands; Logical OR |
| nor | nor \$1,\$2,\$3 | \$1 = !(\$2 \$3) | 3 register operands; Logical NOR |
| xor | xor \$1,\$2,\$3 | \$1 = \$2 ^ \$3 | 3 register operands; Logical XOR |
| and immediate | andi \$1,\$2,100 | \$1 = \$2 & 100 | Logical AND register, constant |
| or immediate | ori \$1,\$2,100 | \$1 = \$2 100 | Logical OR register, constant |
| xor immediate | xori \$1,\$2,100 | \$1 = \$2 ^ 100 | Logical XOR register, constant |
| shift left logical | sll \$1,\$2,10 | \$1 = \$2 << 10 | Shift left by constant |
| shift right logical | srl \$1,\$2,10 | \$1 = \$2 >> 10 | Shift right by constant |
| load word | lw \$1,100(\$2) | \$1 = Memory[\$2+100] | Data from memory to register |
| load byte | lb \$1,100(\$2) | \$1 = Memory[\$2+100] | Data from memory to register |
| load byte unsigned | lbu \$1,100(\$2) | \$1 = Memory[\$2+100] | Data from mem. to reg.; no sign extension |
| store word | sw \$1,100(\$2) | Memory[\$2+100] = \$1 | Data from register to memory |
| store byte | sb \$1,100(\$2) | Memory[\$2+100] = \$1 | Data from register to memory |
| load address | la \$1,var | \$1 = &var | Load variable address |
| branch on equal | beq \$1,\$2,100 | if $(\$1 = \$2)$ go to PC+4+100 | Equal test; PC relative branch |
| branch on not equal | bne \$1,\$2,100 | if (\$1 != \$2) go to PC+4+100 | Not equal test; PC relative |
| set on less than | slt \$1,\$2,\$3 | if $(\$2 < \$3) \$1 = 1$; else $\$1 = 0$ | Compare less than; 2's complement |
| set on less than immediate | slti \$1,\$2,100 | if (\$2 < 100) \$1 = 1; else \$1 = 0 | Compare < constant; 2's complement |
| set on less than unsigned | sltu \$1,\$2,\$3 | if $(\$2 < \$3) \$1 = 1$; else $\$1 = 0$ | Compare less than; natural number |
| set on less than imm. unsigned | sltiu \$1,\$2,100 | if (\$2 < 100) \$1 = 1; else \$1 = 0 | Compare constant; natural number |
| jump | j 10000 | go to 10000 | Jump to target address |
| jump register | jr \$31 | go to \$31 | For switch, procedure return |
| jump and link | jal 10000 | \$31 = PC + 4;go to 10000 | For procedure call |

UART Intel-16550A

001 RW 0 IER

000 RW 1 DLL


· Visione logica del chip (tutti registri a 8 bit):

Interrupt Identification Register 010 R 0 IIR FIFO Control Register 010 W 0 FCR Line Control Register 011 RW - LCR Modem Control Register I bit 0 e 1 sono dei latch su /RTS e /DTS (in scrittura gli altri bit possono essere messi a 0) 100 RW - MCR 101 RW - LSR Line Status Register 110 RW - MSR Modem Status Register Scratchpad Register
Registro di appoggio da usare liberamente 111 RW - SCR Divisor Latch MSB 001 RW 1 DLM

Divisor Latch LSB

Interrupt Enable Register

Visione logica: LCR, Line Control Register



Roberto Giorgi, Universita' di Siena, C107L14, Slide 54

ESERCIZIO 1

Dalla slide C107L14/54 (richiamata per comodita' nel testo del compito) si ricavava che la il valore da scrivere nel registro LCR per programmare la porta seriale in modo da generare una trama di 5 bit dati, 1.5 bit di stop, parità dispari (numero di "uni" dispari) e ricordando che occorreva predisporre l'accesso al registro DLM/DLL ponendo ad 1 il bit DLAB (bit7 di LCR) e':

$$V_{LCR} = (1000'1100)_2 = (140)_{10}$$

Inoltre, dato che la trasmissione avviene ad un baud rate BR=9600 si ricava che il valore della costante di tempo da scrivere nel Divisor Latch e' (dato che la frequenza esterna di clock del chip 16550A e' pari a $F_{CK}=1.8432$ MHz):

```
V_{DL} = F_{CK}/BR/16 = 1843200/9600/16 = 12
```

Dalla slide C107L14/52 (richiamata per comodita' nel testo del compito) si ricavava che gli offset (rispetto all'indirizzo base 0x8000'03F8 a cui e'mappato il chip) delle porte LCR, DLL, DLM sono rispettivamente:

```
OFF<sub>LCR</sub>=3, OFF<sub>DLL</sub>=0, OFF<sub>DLM</sub>=1
```

Per programmare la porta come richiesto una possibile versione del codice assembly MIPS e':

```
$1, $0, 1
addi
sll
       $1, $1, 31
                              # >
ori
       $1, $1, 0x03F8
                              # carica indirizzo base 16550A
       $2, $0, 140
                              # carica V<sub>LCR</sub>
addi
      $3, $0, 12
addi
                              # carica V<sub>DLL</sub>
sb
       $2, 3($1)
                              # scrive in LCR (OFF<sub>LCR</sub>=3)
sb
       $3, 0($1)
                              # scrive in DLL (OFF<sub>DLL</sub>=0)
                              \mbox{\# scrive in DLM (OFF}_{\mbox{\tiny DLM}}\mbox{=}1) (gli 8 bit piu' significativi
sb
       $0, 1($1)
                              # di V<sub>DL</sub> sono zero)
```

ESERCIZIO 2

Dati C=512B, B=64B, A=4 il numero di set della cache e' N_S =C/B/A=512/64/4=2 quindi l'indirizzo del set X_S ha quindi 1 bit, mentre X_T ha $32 - \log 2(X_S) - \log 2(B) = 32 - 1 - 6 = 25$ bit. Dato che la cache usa una politica di scrittura write-back occorre 1 bit (M=Modified) per ciacuna via per tenere conto che durante il rimpiazzamento il dato non modificato non va riscritto in memoria. Il rimpiazzamento LRU comporta la presenza di 2 bit (U=Use) per tenere conto dell'ordinamento dei blocchi in ciascun set rispetto all'uso che via via se ne fa. Uno schema "minimo" architetturale/logico potrebbe essere il seguente, nel quale – per semplicita'- non e' stata riportata la logica di controllo (per le operazioni, la politica di scrittura, il rimpiazzamento, la logica per gestire le scritture in cache):

